ＨＦオールバンドＳＳＢ・ＣＷトランシーバの製作
はじめに
アップコンバージョン方式とは
周波数構成が決まるまで
ロータリーエンコーダの自動変速回路
送信出力増幅器の広帯域化 （以下後日）
フルブレークイン化の留意点
HW-9入手秘話
HFオールバンドSSB・CWトランシーバを製作しました。
本機は、第1IFを48MHz帯、第2IFを11.2735MHzとするアップコンバージョン式のダブルスーパー構成で、第1局発に51〜78MHz帯PLL、第2局発にD/A制御60MHzVXOを使用し、簡便に100Hzステップ連続カバーを実現しています。なお、本機では、ヒースキットのHW−9のケース及びいくつかの部品を流用しています。
アップコンバージョン方式とは、トランシーバ等の1stIFや1stLOを送受信周波数よりも高い周波数に設定することにより、オールバンド対応のトランシーバ等における局発信号等による内部妨害の除去を容易にする回路構成です。HF帯のアマチュア機では、通常、第1IFを45MHz帯や70MHz帯にとることが一般的に行われています。
これに対して自作機では、シングルバンド機が多いため、わざわざこのような方式をとらなくとも、VXO式の局発で9MHzや11.2735MHzのIFに落とすシングルスーパー回路で十分に目的を達することができ、変換回数が少ないことによる低ノイズ化等のメリットも得られます。
しかし、オールバンド機を自作しようとすると、このようなシングルスーパー構成では、多数の局発回路を切り換えるなど、かえって回路が大型化することになりかねません。ヒースキットのHW-9でも、プリミックスの局発回路で実に8個の水晶発振回路やバンドパスフィルタをダイオードスイッチで切り換えており、アマチュアバンド内に落ちる内部妨害も気になるレベルで存在していました。
一方、20年ほど前までメーカー機でも一般的だったコリンズ方式は、固定局発式のクリコンとVFO式のモノバンド回路との組み合わせでオールバンド対応を可能にしていました。この時代には、PLL方式のVFOが普及しておらず、前述のHW-9のようなプリミックス方式か、このコリンズタイプ化の選択しかありませんでした。モノバンドトランシーバを作る場合でも、ハイバンドの場合には、安定度の高いVFOを実現することが困難だったため、事情は同じでした。
これらの制約を克服するために登場したのが、冒頭で述べたアップコンバージョン方式で、PLL技術の普及とともに、HF機の常識になりました。
さて、このアップコンバージョン方式でHFオールバンド機を自作する際に、どのような事項を検討する必要があるでしょうか。
MC145163は80MHz台まで使用可能
まず、周波数構成です。1stLOは当然PLLを使うことになりますが、これまでアマチュアが使いうPLL-ICといえば、BCD入力であることやワンチップでPLLを構成できる等の利点から、モトローラのMC145163が定番でした。そこで、私はまず、このMC145163がどの程度の周波数まで動作するかをテストしました。
同時に、HF帯のオールバンドをカバーするために、できれば1個のVCOで済ませてしまいたいと思い、可変幅の広いVCO回路を工夫する必要があります。VCOについては、通常は発振用のLC共振回路と帰還用のB-E、E-GND間のコンデンサを別にして小容量で結合するのですが、帰還用のコンデンサ自体をバリキャップにして共振回路と一体化してしまえば、1〜10Vぐらいの電圧変化でオクタープ可変のVCOができることがわかりました。
このVCOに、トロイダルコアに巻いたいろいろのインダクタンスをつなぎ替え、テスト用に穴開き万能基板に組んだPLL-IC回路を組み合わせて調べてみたところ、電源に9Vを使った場合、最高で44〜88MHzの任意の周波数でロックするものが得られました。コイルだけを替えてやることで、4〜8、10〜20、20〜40など、いろいろの周波数でオクターブ可変のPLLを構成できることもわかりました。以上から、多少のマージンを見込んで、上限はだいたい80MHzあたりまでとしました。
1stIFは40MHz台後半と当たりをつける
ここから、1stIFもほぼ自動的に決まってきます。つまり、HF帯をだいたい3〜30MHzとすると、1stIFに使うPLLの上限が80MHzなので、1stIFは50MHzよりも高くできません。同時に、VCOの可変幅がオクタープですから、1stIFの下限は30MHz。しかし、送受信周波数よりもできるだけ離すべきですから、できるだけ上限に近い周波数を使うべきであり、40MHz台の後半に落ち着くことになります。
次に、2ndIFは、手持ちの水晶フィルタの関係から、選択肢は多くはありません。HW-9についていた8.83MHzか、ジャンクの7.8MHz、10.695MHz、ミズホの11.2735MHzのいずれかです。ジャンクの2種類は、前者がAM用であるのと、いずれも形状が大きいので、できれば避けたいところです。そこで、今度は、1stIFを2ndIFに変換するための2ndLOとして適当な周波数の水晶が入手できるかどうかを検討しました。ここでは、20.000MHzを3逓倍した60MHzが候補に上がりました。これより高いと3逓倍では苦しくなります。
これらの検討から、1stIFは60−11.2735＝48.7365MHz付近という結論に至りました。当然ですが、このような周波数の既製品のフィルタはありませんので、LCフィルタでいくしかありません。また、1stLOは、送受信周波数＋1stIFで51〜78MHz帯と決まりました。
100Hzステップ可変はDA制御VXOとの組み合わせで実現
また、PLLは1回路しか使っていませんので、どうやって分解能を上げるかも問題ですが、ここはダブルスーパーとしたことにより、簡単な解決方法が見つかりました。つまり、PLLによる1stLO自体は簡単に10kHzステップとしておいて、2ndLOの方をVXOとし、DA変換でPLLと連続的に約100Hzステップ制御するという方法です。これは、1stIFフィルタが広帯域のLCフィルタだからこそ可能な便法です。局発ユニットに到来する周波数データは、送受信周波数にあらかじめ1stIF分を加算(厳密には、モード毎のキャリアポイントのずれも加減算)してあり、例えば送受信周波数が21.260MHzでUSBの場合、69.9880となりますが、このうち上4桁の6998がPLLに行き、下2桁の80はVXOのDA変換回路に行くという具合です。
このようにして、3日ほどいろいろ計算機を叩いたり、手持ちの水晶などをひっくり返しているうちに、回路構成がだいたい固まってしまいました。
実際に最初に組み立てたのがCMOSによるBCDアップダウンカウンタ回路なのですが、ロータリーエンコーダが1回転50パルス2相だったので、そのままでは1回転5kHzという情けないものになってしまいます。VFOノブの近くにステップ切り換えスイッチを設けるという方法もありますが、これは前にやってみたところ、使い勝手がよくありませんでした。
そこでまず思いついたのは、ロータリーエンコーダの出力パルスをバッファを通したあと、コンデンサで積分してやることで、回転速度を判別してステップを自動的に切り換えられないかということでした。が、これは失敗でした。コンデンサの自然放電に要する時間は多少関係するとはいえ、基本的にデューティー比が一定である以上、積分して得られる値も一定だからです。
デジタルIC応用回路の入門書をひもといてみて、次に思いついたのは、ワンショットマルチバイブレータ回路の利用です。名前は前から知っていましたが、その用途がよくわかりませんでした。これを使うことにより、回転速度が変化しても幅一定のパルス得られる(つまりデューティー比が変化する)ため、回転速度の判別が実用的にできるようになりました。ワンショットマルチバイブレータといっても、たんにゲートの出力を微分しているだけのような単純なものです。次に、これをシュミットNANDゲートで整形し、積分して、またシュミットNANDゲートで判別するというものです。判別のしきい値については、半固定抵抗である程度変えることができます。
実際の使用感ですが、指かけダイヤルに指を入れて普通にワッチする要領でそろりそろりと回しているときは、1ステップ100Hzで変化し、途中ばたつくことはありません。CWバンドからSSBバンドへのQSYなど大幅に周波数を変更するときは、グルグルという感じで回すと下1桁は静止したまま1ステップ1kHzとなり、これまた途中でばたつくことはありません。切り替えがばたつかないのは、シュミット回路のおかげだと思います。慣れるとまったく違和感なく、昔のFT101を使っていた頃と同様のフィーリングで使っています。
送信出力増幅器の広帯域化
（以下後日）
フルブレークイン化の留意点
HW-9入手秘話
